SOI Wafers

Kuerz Beschreiwung:

De SOI Wafer ass eng Sandwich-ähnlech Struktur mat dräi Schichten; Inklusiv déi iewescht Schicht (Apparatschicht), d'Mëtt vun der begruewe Sauerstoffschicht (fir d'isoléierend SiO2 Schicht) an den ënneschten Substrat (Mass Silizium). SOI Wafere ginn mat der SIMOX Method a Wafer Bonding Technologie produzéiert, déi méi dënn a méi präzis Apparatschichten, eenheetlech Dicke a geréng Defektdensitéit erlaabt.

Schéckt E-Mail un eis

Produit Detailer

Produit Tags

SOI Wafers (1)

Applikatioun Feld

1. Héich-Vitesse integréiert Circuit

2. Mikrowellengeräter

3. Héich Temperatur integréiert Circuit

4. Muecht Apparater

5. Niddereg Muecht integréiert Circuit

6. MEMS

7. Niddereg Volt integréiert Circuit

Artikel		Argument
Allgemeng	Wafer Duerchmiesser 晶圆尺寸 (mm)	50/75/100/125/150/200 mm ± 25 um
	Bogen/Warp 翘曲度(	<10 um
	Partikel 颗粒度(	0,3 um<30 ea
	Flaach / Notch 定位边/定位槽	Flaach oder Notch
	Rand Ausgrenzung 边缘去除 (mm)	/
Apparat Layer 器件层	Apparat-Layer Typ / Dopant 器件层掺杂类型	N-Typ / P-Typ B/P/Sb/As
	Apparat-Layer Orientatioun 器件层晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Apparat-Layer Dicke 器件层厚度(um)	0,1-300 um
	Apparat-Layer Resistivitéit 器件层电阻率(ohm•cm)	0.001 ~ 100.000 ohm-cm
	Apparat-Layer Partikel 器件层颗粒度(	<30ea@0.3
	Apparat Layer TTV 器件层TTV(	<10 um
	Apparat Layer Finish 器件层表面处理	Poléiert
BOX	Begruewe thermesch Oxid Dicke 埋氧层厚度(um)	50nm(500Å)~15um
Handle Layer 衬底	Handle Wafer Typ / Dopant 衬底层类型	N-Typ / P-Typ B/P/Sb/As
	Handle Wafer Orientatioun 衬底晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Handle Wafer Resistivitéit 衬底电阻率(ohm•cm)	0.001 ~ 100.000 ohm-cm
	Handle Wafer Dicke 衬底厚度(um)	>100 um
	Handle Wafer Finish 衬底表面处理	Poléiert
SOI wafers vun Zil Spezifikatioune kënnen no Client Ufuerderunge personaliséiert ginn.