Semicera's 4 Zoll High Purity Semi-Isolating (HPSI) SiC Double-Side Polished Wafer Substrate sinn erstallt fir déi exakt Ufuerderunge vun der Hallefleitindustrie z'erreechen. Dës Substrate si mat aussergewéinlecher Flaachheet a Rengheet entworf, déi eng optimal Plattform fir opzedeelen elektronesch Apparater ubidden.
Dës HPSI SiC Wafere ënnerscheede sech duerch hir super thermesch Konduktivitéit an elektresch Isolatiounseigenschaften, wat se eng exzellent Wiel fir Héichfrequenz an Héichkraaft Uwendungen mécht. D'duebelsäiteg poléieren Prozess suergt minimal Uewerfläch roughness, déi entscheedend ass fir d'Apparat Leeschtung an longevity verbesseren.
Déi héich Rengheet vu Semicera's SiC Wafers miniméiert Mängel a Gëftstoffer, wat zu méi héije Rendementraten an Apparat Zouverlässegkeet féiert. Dës Substrate si gëeegent fir eng breet Palette vun Uwendungen, dorënner Mikrowellengeräter, Kraaftelektronik a LED Technologien, wou Präzisioun an Haltbarkeet wesentlech sinn.
Mat engem Fokus op Innovatioun a Qualitéit benotzt Semicera fortgeschratt Fabrikatiounstechnike fir Waferen ze produzéieren déi de strenge Ufuerderunge vun der moderner Elektronik entspriechen. D'duebelsäiteg poléieren verbessert net nëmmen d'mechanesch Kraaft, awer erliichtert och eng besser Integratioun mat anere Hallefleitmaterialien.
Andeems Dir Semicera's 4 Zoll High Purity Semi-Isolating HPSI SiC Double-Side Polished Wafer Substrates auswielen, kënnen d'Fabrikanten d'Virdeeler vun der verstäerkter thermescher Gestioun an der elektrescher Isolatioun profitéieren, de Wee fir d'Entwécklung vu méi effizienten a mächtegen elektroneschen Apparater auszebauen. Semicera féiert weider d'Industrie mat sengem Engagement fir Qualitéit an technologesch Fortschrëtter.
| Artikelen | Produktioun | Fuerschung | Dummy |
| Crystal Parameteren | |||
| Polytyp | 4H | ||
| Uewerfläch Orientéierung Feeler | <11-20 >4±0,15° | ||
| Elektresch Parameteren | |||
| Dopant | n-Typ Stickstoff | ||
| Resistivitéit | 0,015-0,025 Ohm·cm | ||
| Mechanesch Parameteren | |||
| Duerchmiesser | 150,0 ± 0,2 mm | ||
| Dicke | 350 ± 25 μm | ||
| Primär flaach Orientéierung | [1-100] ± 5° | ||
| Primär flaach Längt | 47,5 ± 1,5 mm | ||
| Secondaire Appartement | Keen | ||
| TTV | ≤5 μm | ≤10 μm | ≤15 μm |
| LTV | ≤3 μm (5mm*5mm) | ≤5 μm (5mm*5mm) | ≤10 μm (5mm*5mm) |
| Béi | -15μm ~ 15μm | -35μm ~ 35μm | -45μm ~ 45μm |
| Warp | ≤35 μm | ≤45 μm | ≤55 μm |
| Front (Si-Face) Rauhegkeet (AFM) | Ra≤0.2nm (5μm*5μm) | ||
| Struktur | |||
| Mikropipe Dicht | <1 e/cm2 | <10 e/cm2 | <15 e/cm2 |
| Metal Gëftstoffer | ≤5E10 Atom/cm2 | NA | |
| BPD | ≤1500 ea/cm2 | ≤3000 ea/cm2 | NA |
| TSD | ≤500 ea/cm2 | ≤1000 ea/cm2 | NA |
| Front Qualitéit | |||
| Front | Si | ||
| Surface Finish | Si-Gesiicht CMP | ||
| Partikel | ≤60ea/wafer (Gréisst≥0.3μm) | NA | |
| Kratzer | ≤5 ea/mm. Kumulativ Längt ≤ Duerchmiesser | Kumulativ Längt≤2*Duerchmiesser | NA |
| Orangeschielen / Pits / Flecken / Sträifen / Rëss / Kontaminatioun | Keen | NA | |
| Kantchips / Abriecher / Fraktur / Hexplacke | Keen | ||
| Polytype Beräicher | Keen | Kumulative Beräich ≤20% | Kumulativ Beräich ≤30% |
| Front Laser Marquage | Keen | ||
| Zréck Qualitéit | |||
| Back Finish | C-Gesiicht CMP | ||
| Kratzer | ≤5ea/mm, Kumulativ Längt≤2*Duerchmiesser | NA | |
| Réckdefekter (Randchips/Abrécken) | Keen | ||
| Réck roughness | Ra≤0.2nm (5μm*5μm) | ||
| Réck Laser Marquage | 1 mm (vun uewen Rand) | ||
| Rand | |||
| Rand | Chamfer | ||
| Verpakung | |||
| Verpakung | Epi-ready mat Vakuum Verpackung Multi-Wafer Kassett Verpakung | ||
| * Notizen: "NA" heescht keng Ufro Artikelen déi net ernimmt kënne bezéie sech op SEMI-STD. | |||
