Detailléiert Prozess vun der Siliziumwafer Halbleiter Fabrikatioun

640

Als éischt, setzt polykristallin Silizium an Dotanten an de Quarz-Kraaft am Eenkristallofen, erhéicht d'Temperatur op méi wéi 1000 Grad, a kritt polykristallin Silizium an engem geschmollte Staat.

640 (1)

Silicon Ingot Wuesstum ass e Prozess fir polykristallin Silizium zu Single Kristall Silizium ze maachen. Nodeems de polykristalline Silizium a Flëssegkeet erhëtzt gëtt, gëtt d'thermesch Ëmfeld präzis kontrolléiert fir zu héichqualitativen Eenkristallen ze wuessen.

Zesummenhang Konzepter:
Eenkristallwachstum:Nodeems d'Temperatur vun der polykristalliner Siliziumléisung stabil ass, gëtt de Somkristall lues an d'Siliziumschmelz erofgesat (de Somkristall gëtt och an der Siliziumschmelz geschmolt), an dann gëtt de Somkristall op enger gewësser Geschwindegkeet fir d'Saat opgehuewen. Prozess. Dann ginn d'Dislokatiounen, déi wärend dem Saatprozess generéiert ginn, duerch d'Halsoperatioun eliminéiert. Wann den Hals op eng genügend Längt geschrumpft gëtt, gëtt den Duerchmiesser vum eenzegen Kristallsilisium op den Zilwäert vergréissert andeems d'Zittgeschwindegkeet an d'Temperatur ugepasst ginn, an dann gëtt de gläichen Duerchmiesser behalen fir op d'Ziellängt ze wuessen. Schlussendlech, fir ze vermeiden datt d'Dislokatioun sech no hannen verlängert, ass den Eenkristallingott fäerdeg fir de fäerdegen Eenkristallingot ze kréien, an da gëtt en erausgeholl nodeems d'Temperatur ofgekillt ass.

Methoden fir d'Virbereedung vun eenzel Kristallsilisium:CZ Method an FZ Method. D'CZ Method gëtt als CZ Method ofgekierzt. D'charakteristesch vun der CZ Method ass, datt et an engem riichtaus-Zylinder thermesch System zesummegefaasst ass, benotzt GRAPHITE Resistenz Heizung der polycrystalline Silicon an engem héich-Penge Quarz Crème ze schmëlzen, an dann de Som Kristall an d'Schmelze Uewerfläch fir Schweißen asetzen, iwwerdeems de Som Kristall rotéieren, an dann d'Kraaft ëmgedréint. De Somkristall gëtt lues no uewen opgehuewen, an no de Prozesser vu Somen, Vergréisserung, Schëllerrotatioun, gläichen Duerchmiesser Wuesstum a Schwanz gëtt en eenzegt Kristallsilisium kritt.

D'Zone Schmelzmethod ass eng Method fir polykristallin Ingots ze benotzen fir Hallefleitkristalle a verschiddene Beräicher ze schmëlzen an ze kristalliséieren. Thermesch Energie gëtt benotzt fir eng Schmelzzon op engem Enn vun der Hallefleit Staang ze generéieren, an dann gëtt en eenzege Kristallsaatkristall geschweest. D'Temperatur gëtt ugepasst fir datt d'Schmelzzon lues an den aneren Enn vun der Staang beweegt, an duerch déi ganz Stab gëtt en eenzege Kristall gewuess, an d'Kristallorientéierung ass d'selwecht wéi déi vum Somkristall. D'Zone Schmelzmethod ass an zwou Zorte opgedeelt: horizontal Zone Schmelzmethod a vertikal Suspension Zone Schmelzmethod. Déi fréier gëtt haaptsächlech fir d'Reinigung an d'Eenkristallwachstum vu Materialien wéi Germanium a GaAs benotzt. Déi lescht ass eng Héichfrequenzspiral an enger Atmosphär oder Vakuumofen ze benotzen fir eng geschmollte Zone am Kontakt tëscht dem Eenkristallen Somkristall an der polykristalliner Siliziumstab, déi driwwer suspendéiert ass, ze generéieren, an dann d'geschmollte Zone no uewen ze beweegen fir eng eenzeg ze wuessen. Kristall.

Ongeféier 85% Siliziumwafere ginn duerch d'Czochralski Method produzéiert, a 15% Siliziumwafere ginn duerch d'Zone Schmelzmethod produzéiert. Laut der Applikatioun gëtt den Eenkristallsilizium, deen duerch d'Czochralski-Methode gewuess ass, haaptsächlech benotzt fir integréiert Circuitkomponenten ze produzéieren, während den Eenkristallsilizium, deen duerch d'Zone Schmelzmethod ugebaut gëtt, haaptsächlech fir Kraaft Hallefleit benotzt gëtt. D'Czochralski-Methode huet e reife Prozess an ass méi einfach fir grouss Duerchmiesser Eenkristall Silizium ze wuessen; d'Zone Schmelzmethod Schmelz kontaktéiert net de Container, ass net einfach ze kontaminéiert, huet eng méi héich Rengheet, an ass gëeegent fir d'Produktioun vun héich-Muecht elektronesch Apparater, mä et ass méi schwéier grouss-Duerchmiesser Single Kristallsglas produzéiert Silicon wuessen, a gëtt allgemeng nëmme fir 8 Zoll oder manner am Duerchmiesser benotzt. De Video weist d'Czochralski Method.

640 (2)

Wéinst der Schwieregkeet fir den Duerchmiesser vun der Single Kristall Silicon Staang ze kontrolléieren am Prozess vun der Single Kristall zéien, fir Silicon Staang vun Standard Duerchmiesser ze kréien, wéi 6 Zoll, 8 Zoll, 12 Zoll, etc. Kristall, den Duerchmiesser vun der Silicon Ingot gëtt gewalzt a gemoolt. D'Uewerfläch vum Siliziumstab nom Walzen ass glat an de Gréisstfehler ass méi kleng.

640 (3)

Mat fortgeschrattem Drahtschneidtechnologie gëtt den Eenkristallingott a Siliziumwafere vu passender Dicke duerch Schneiausrüstung geschnidden.

640 (4)

Wéinst der klenger Dicke vum Siliziumwafer ass de Rand vum Siliziumwafer nom Ausschneiden ganz scharf. Den Zweck vum Randschleifen ass eng glat Rand ze bilden an et ass net einfach ze briechen an der zukünfteg Chipfabrikatioun.

640 (6)

LAPPING ass fir de Wafer tëscht der schwéierer Selektiounsplack an der ënneschter Kristallplack ze addéieren, an Drock opzemaachen a mam Schleifmëttel ze rotéieren fir de Wafer flaach ze maachen.

640 (5)

Ätzen ass e Prozess fir den Uewerflächeschued vum Wafer ze läschen, an d'Uewerflächeschicht, déi duerch kierperlech Veraarbechtung beschiedegt ass, gëtt duerch chemesch Léisung opgeléist.

640 (8)

Doppelseiteg Schleifen ass e Prozess fir de Wafer méi flaach ze maachen a kleng Protrusiounen op der Uewerfläch ze läschen.

640 (7)

RTP ass e Prozess fir de Wafer séier an e puer Sekonnen z'erhëtzen, sou datt d'intern Defekte vum Wafer eenheetlech sinn, Metallverunreinigungen ënnerdréckt ginn an anormal Operatioun vum Hallefleit verhënnert gëtt.

640 (11)

Poléieren ass e Prozess deen d'Uewerflächeglatheet duerch Uewerfläch Präzisiounsbearbeitung garantéiert. D'Benotzung vu poléierend Schlamm a Polierstoff, kombinéiert mat passenden Temperatur, Drock a Rotatiounsgeschwindegkeet, kann d'mechanesch Schuedschicht eliminéieren, déi vum fréiere Prozess hannerlooss ass a Siliziumwafere mat exzellenter Uewerflächeflächheet kréien.

640 (9)

Den Zweck vun der Botzen ass d'organesch Matière, Partikelen, Metaller, asw.

640 (10)

De Flatness & Resistivity Tester erkennt de Siliziumwafer no Polieren a Botzen fir sécherzestellen datt d'Dicke, Flatness, lokal Flachheet, Krümmung, Warpage, Resistivitéit, etc.

640 (12)

PARTICLE COUNTING ass e Prozess fir präzis d'Uewerfläch vum Wafer z'inspektéieren, an d'Uewerflächendefekter an d'Quantitéit ginn duerch Laser-Streuung bestëmmt.

640 (14)

EPI GROWING ass e Prozess fir qualitativ héichwäerteg Silizium Eenkristallfilmer op poléierte Siliziumwafere duerch Dampphase chemesch Oflagerung ze wuessen.

Zesummenhang Konzepter:Epitaxial Wuesstum: bezitt sech op de Wuesstum vun enger eenzeger Kristallschicht mat bestëmmte Viraussetzungen an der selwechter Kristallorientéierung wéi de Substrat op engem eenzege Kristallsubstrat (Substrat), grad wéi den ursprénglechen Kristall, deen no baussen fir eng Sektioun verlängert. Epitaxial Wuesstumstechnologie gouf an de spéiden 1950er a fréien 1960er entwéckelt. Zu där Zäit, fir Héichfrequenz- a High-Power-Geräter ze fabrizéieren, war et néideg d'Resistenz vun der Sammlerserie ze reduzéieren, an d'Material war erfuerderlech fir héich Spannung an héije Stroum ze widderstoen, sou datt et néideg war fir eng dënn Héich- Resistenz epitaxial Schicht op engem niddereg-Resistenz Substrat. Déi nei Eenkristallschicht, déi epitaxiell ugebaut gëtt, kann anescht sinn wéi de Substrat wat d'Konduktivitéitstyp, d'Resistivitéit, etc. ugeet, a Multi-Layer Eenkristaller vu verschiddenen Dicken an Ufuerderunge kënnen och ugebaut ginn, doduerch d'Flexibilitéit vum Apparatdesign an den Apparat staark verbesseren. Leeschtung vum Apparat.

640 (13)

Verpackung ass d'Verpakung vun de finalen qualifizéierte Produkter.


Post Zäit: Nov-05-2024