Verpackungstechnologie ass ee vun de wichtegste Prozesser an der Hallefleitindustrie. No der Form vum Package kann et opgedeelt ginn an Socket Package, Surface Mount Package, BGA Package, Chip Gréisst Package (CSP), Single Chip Modul Package (SCM, de Spalt tëscht der Wiring op der gedréckter Circuit Board (PCB)) an den integréierte Circuit (IC) Board Pad Matcher), Multi-Chip Modul Package (MCM, deen heterogen Chips integréiere kann), Wafer Level Package (WLP, abegraff Fan-Out Wafer Level Package (FOWLP), Mikro Surface Mount Komponenten (microSMD), etc.), Dräidimensional Package (Micro Bump Interconnect Package, TSV Interconnect Package, etc.), System Package (SIP), Chip System (SOC).
D'Forme vun 3D Verpakung sinn haaptsächlech an dräi Kategorien ënnerdeelt: begruewen Typ (begruewen den Apparat an Multi-Layer wiring oder begruewen am Substrat), aktiv Substrat Typ (Silicon wafer Integratioun: éischt d'Komponenten an wafer Substrat integréieren fir en aktive Substrat ze bilden arrangéiert dann Multi-Layer Verbindungslinnen, a montéiert aner Chips oder Komponenten op der ieweschter Schicht) a gestapelt Typ (Silicium wafers gestapelt mat; Silicon wafers, Chips gestapelt mat Silicon wafers, a Chips gestapelt mat Chips).
3D Interconnection Methoden enthalen Drotverbindung (WB), Flip Chip (FC), duerch Silizium iwwer (TSV), Film Dirigent, etc.
TSV realiséiert vertikal Interconnection tëscht Chips. Zënter datt d'vertikal Verbindungslinn déi kuerzst Distanz a méi héich Kraaft huet, ass et méi einfach Miniaturiséierung, héich Dicht, héich Leeschtung a multifunktionell heterogen Strukturverpackung ze realiséieren. Zur selwechter Zäit kann et och Chips vu verschiddene Materialien verbannen;
Moment, ginn et zwou Zorte vu microelectronics Fabrikatioun Technologien TSV Prozess benotzt: dräi-zweedimensional Circuit Verpakung (3D IC Integratioun) an dräi-zweedimensional Silicon Verpakung (3D Si Integratioun).
Den Ënnerscheed tëscht den zwou Formen ass datt:
(1) 3D Circuit Verpackung erfuerdert datt d'Chipelektroden a Bumpen virbereet ginn, an d'Bumps sinn matenee verbonnen (verbonne mat Bindung, Fusioun, Schweißen, etc.), wärend 3D Siliziumverpackung eng direkt Verbindung tëscht Chips ass (Bindung tëscht Oxiden a Cu) -Cu Bindung).
(2) 3D Circuit Integratioun Technologie kann duerch Bindung tëscht Wafere erreecht ginn (3D Circuit Verpackung, 3D Silizium Verpackung), während Chip-zu-Chip-Bindung an Chip-zu-Wafer-Bindung nëmmen duerch 3D Circuitverpackung erreecht kënne ginn.
(3) Et gi Lücken tëscht de Chips, déi vum 3D Circuit Verpackungsprozess integréiert sinn, an dielektresch Materialien musse gefüllt ginn fir d'thermesch Konduktivitéit an d'thermesch Expansiounskoeffizient vum System unzepassen fir d'Stabilitéit vun de mechanesche an elektresche Properties vum System ze garantéieren; Et gi keng Lücken tëscht de Chips, déi vum 3D Siliziumverpackungsprozess integréiert sinn, an de Stroumverbrauch, Volumen a Gewiicht vum Chip si kleng, an d'elektresch Leeschtung ass exzellent.
Den TSV-Prozess kann e vertikale Signalwee duerch de Substrat konstruéieren an d'RDL um Top an Enn vum Substrat verbannen fir en dreidimensionalen Dirigentwee ze bilden. Dofir ass den TSV-Prozess ee vun de wichtege Grondsteen fir eng dreidimensional passiv Apparatstruktur ze bauen.
Geméiss der Uerdnung tëscht dem Frontend vun der Linn (FEOL) an dem Réck Enn vun der Linn (BEOL), kann den TSV Prozess an dräi Mainstream Fabrikatiounsprozesser opgedeelt ginn, nämlech iwwer Éischt (ViaFirst), iwwer Mëtt (Via Middle) an via lescht (Via Last) Prozess, wéi an der Figur gewisen.
1. Via ets Prozess
De Via Ätzprozess ass de Schlëssel fir d'TSV Struktur ze fabrizéieren. Wiel vun engem passenden Ätzprozess kann effektiv d'mechanesch Kraaft an d'elektresch Eegeschafte vun TSV verbesseren, a weider mat der allgemenger Zouverlässegkeet vun TSV dreidimensionalen Apparater.
Am Moment ginn et véier Mainstream TSV iwwer Ätzprozesser: Deep Reactive Ion Etching (DRIE), Naass Ätz, Foto-assistéiert elektrochemesch Ätzen (PAECE) a Laserbueren.
(1) Deep Reactive Ion Etching (DRIE)
Déif reaktiv Ion Ätz, och bekannt als DRIE Prozess, ass deen am meeschte benotzten TSV Ätzprozess, deen haaptsächlech benotzt gëtt fir TSV iwwer Strukturen mat héijen Aspekt Verhältnis ze realiséieren. Traditionell Plasma Ätsprozesser kënnen allgemeng nëmmen eng Ätsdéift vu e puer Mikronen erreechen, mat enger gerénger Ätzrate a Mangel un Ätsmask Selektivitéit. Bosch huet op dëser Basis entspriechend Prozessverbesserungen gemaach. Andeems Dir SF6 als reaktive Gas benotzt an C4F8 Gas während dem Ätzprozess als Passivéierungsschutz fir d'Sidewalls befreit, ass de verbesserte DRIE-Prozess gëeegent fir vias mat engem héije Aspekt Verhältnis ze Ätzen. Dofir gëtt et och de Bosch Prozess nom Erfinder genannt.
D'Figur hei drënner ass eng Foto vun engem héijen Aspekt Verhältnis iwwer geformt duerch Ätzen vum DRIE Prozess.
Och wann den DRIE-Prozess vill am TSV-Prozess benotzt gëtt wéinst senger gudder Kontrollbarkeet, ass säin Nodeel datt d'Sidewallflächheet schlecht ass a Jakobsmuschelfërmeg Faltenfehler geformt ginn. Dëse Defekt ass méi bedeitend wann Dir héich Aspekt Verhältnis vias Ätscht.
(2) Naass Ätzen
Naass Ätz benotzt eng Kombinatioun vu Mask a chemescher Ätz fir duerch Lächer ze ätzen. Déi am meeschte benotzt Ätsléisung ass KOH, déi d'Positiounen um Siliziumsubstrat ätze kann, déi net vun der Mask geschützt sinn, an doduerch déi gewënscht duerch-Lach Struktur bilden. Naass Ätzen ass dee fréisten duerch-Lach Ätzprozess entwéckelt. Well seng Prozess Schrëtt an néideg Ausrüstung relativ einfach sinn, ass et gëeegent fir Mass Produktioun vun TSV zu niddregen Käschten. Wéi och ëmmer, säi chemesche Ätzmechanismus bestëmmt datt d'Duerchloch, dat vun dëser Method geformt gëtt, vun der Kristallorientéierung vun der Siliziumwafer beaflosst gëtt, wat d'Ätzt duerch-Lach net vertikal mécht, awer e kloert Phänomen vu breet Top a schmueler Bottom weist. Dëse Defekt limitéiert d'Applikatioun vu naass Ätzen an der TSV Fabrikatioun.
(3) Foto-assistéiert elektrochemesch Ätzen (PAECE)
De Basisprinzip vun der photo-assistéierten elektrochemescher Ätzen (PAECE) ass d'Ultraviolet Liicht ze benotzen fir d'Generatioun vun Elektronen-Lach-Paren ze beschleunegen, an doduerch den elektrochemesche Ätzprozess ze beschleunegen. Am Verglach mam wäit benotzten DRIE-Prozess ass de PAECE-Prozess méi gëeegent fir ultra-groussen Aspektverhältnis duerch-Lach Strukturen méi grouss wéi 100: 1 ze Ätzen, awer säin Nodeel ass datt d'Kontrollbarkeet vun der Ätzdéift méi schwaach ass wéi DRIE, a seng Technologie kann weider Fuerschung a Prozessverbesserung erfuerderen.
(4) Laser Bueraarbechten
Ass anescht wéi déi uewe genannte dräi Methoden. D'Laserbohrmethod ass eng reng kierperlech Method. Et benotzt haaptsächlech High-Energie-Laserbestrahlung fir d'Substratmaterial am spezifizéierte Gebitt ze schmëlzen an ze verdampen fir kierperlech den Duerch-Lachkonstruktioun vun TSV ze realiséieren.
D'Duerchloch geformt duerch Laserbueren huet en héijen Aspekt Verhältnis an d'Säitewand ass haaptsächlech vertikal. Wéi och ëmmer, well Laserbueren benotzt tatsächlech lokal Heizung fir d'Duerchloch ze bilden, gëtt d'Lachmauer vum TSV negativ duerch thermesch Schued beaflosst an d'Zouverlässegkeet reduzéiert.
2. Liner Layer Oflagerung Prozess
Eng aner Schlësseltechnologie fir TSV-Fabrikatioun ass de Linnerschichtdepositiounsprozess.
Den Oflagerungsprozess vun der Linnerschicht gëtt duerchgefouert nodeems d'Duerchloch geätzt ass. Déi deponéiert Linerschicht ass allgemeng en Oxid wéi SiO2. D'Linerschicht läit tëscht dem internen Dirigent vum TSV an dem Substrat, a spillt haaptsächlech d'Roll vun der Isolatioun vum DC Stroumleck. Zousätzlech fir Oxid ze deposéieren, sinn Barrière- a Somschichten och erfuerderlech fir Dirigentfüllung am nächste Prozess.
Déi fabrizéiert Linnerschicht muss déi folgend zwou Basisfuerderunge erfëllen:
(1) d'Decompte Spannung vun der Isoléierschicht soll den aktuellen Aarbechtsufuerderunge vum TSV treffen;
(2) déi deposéiert Schichten sinn héich konsequent an hunn eng gutt Adhäsioun mateneen.
Déi folgend Figur weist eng Foto vun der Linerschicht, déi duerch Plasma verstäerkter chemescher Dampdepositioun (PECVD) deposéiert ass.
Den Oflagerungsprozess muss deementspriechend fir verschidden TSV Fabrikatiounsprozesser ugepasst ginn. Fir de viischt duerch-Lach Prozess kann eng héich-Temperatur Oflagerung Prozess benotzt ginn der Qualitéit vun der oxid Layer ze verbesseren.
Typesch Héichtemperaturdepositioun kann op Tetraethylorthosilikat (TEOS) baséieren, kombinéiert mat thermeschen Oxidatiounsprozess fir eng héich konsequent héichqualitativ SiO2 Isoléierschicht ze bilden. Fir de Mëtt duerch-Lach an zréck duerch-Lach Prozess, well de BEOL Prozess während Oflagerung ofgeschloss ass, ass eng niddreg Temperatur Method néideg fir Onbedenklechkeet mat BEOL Material ze garantéieren.
Ënnert dëser Bedingung sollt d'Oflagerungstemperatur op 450 ° limitéiert sinn, och d'Benotzung vu PECVD fir SiO2 oder SiNx als Isoléierschicht ze deposéieren.
Eng aner gemeinsam Method ass d'Atomschichtdepositioun (ALD) ze benotzen fir Al2O3 ze deposéieren fir eng méi dichter Isoléierschicht ze kréien.
3. Metal Füllprozess
Den TSV Füllprozess gëtt direkt nom Liner Oflagerungsprozess duerchgefouert, wat eng aner Schlësseltechnologie ass déi d'Qualitéit vum TSV bestëmmt.
D'Materialien, déi gefëllt kënne ginn, enthalen dotéiert Polysilisium, Wolfram, Kuelestoff Nanotubes, asw.
Geméiss dem Verdeelungsdifferenz vu senger Elektroplatéierungsquote am duerchschnëttleche Lach, kann et haaptsächlech an subconformal, conformal, superconformal an bottom-up electroplating Methoden opgedeelt ginn, wéi an der Figur gewisen.
Subconformal electroplating gouf haaptsächlech an der fréi Etapp vun TSV Fuerschung benotzt. Wéi an der Figur (a) gewisen, sinn d'Cu-Ionen, déi duerch d'Elektrolyse geliwwert ginn, uewen konzentréiert, während de Buedem net genuch ergänzt gëtt, wat verursaacht datt den Elektroplatéierungsquote uewen am Duerchschnëtt méi héich ass wéi déi ënner der Spëtzt. Dofir gëtt d'Spëtzt vum Duerchgangsloch am Viraus zougemaach ier se komplett gefëllt ass, an e grousst Lehm gëtt dobannen geformt.
De schemateschen Diagramm an d'Foto vun der konformaler Elektroplatéierungsmethod sinn an der Figur (b) gewisen. Andeems Dir déi eenheetlech Ergänzung vu Cu-Ionen assuréiert, ass den Elektroplatéierungsquote op all Positioun am Duerchloch grondsätzlech d'selwecht, sou datt nëmmen eng Naht dobanne bleift, an de Voidvolumen ass vill méi kleng wéi dee vun der subkonformaler Elektroplatéierungsmethod, also et gëtt vill benotzt.
Fir weider e Void-gratis Fülleffekt z'erreechen, gouf d'superkonformal Elektroplatéierungsmethod proposéiert fir d'konformal Elektroplatéierungsmethod ze optimiséieren. Wéi an der Figur (c) gewisen, duerch d'Kontroll vun der Versuergung vu Cu-Ionen, ass d'Füllquote um Buedem liicht méi héich wéi déi op anere Positiounen, an doduerch de Schrëttgradient vun der Füllquote vun ënnen no uewen optiméiert fir d'Lénksnaht komplett ze eliminéieren duerch d'konforme Elektroplatéierungsmethod, fir datt d'Metallkofferfüllung komplett ongëlteg ass.
D'bottom-up electroplating Method kann als spezielle Fall vun der super-konformal Method considéréiert ginn. An dësem Fall gëtt den Elektroplatéierungsquote ausser de Buedem op Null gedréckt, an nëmmen d'Elektroplateur gëtt graduell vun ënnen bis uewen duerchgefouert. Zousätzlech zum Void-gratis Virdeel vun der konformer Elektroplatéierungsmethod, kann dës Method och effektiv d'Gesamt Elektroplatéierungszäit reduzéieren, sou datt et an de leschte Joeren wäit studéiert gouf.
4. RDL Prozess Technologie
Den RDL Prozess ass eng onverzichtbar Basistechnologie am dreidimensionalen Verpackungsprozess. Duerch dëse Prozess kënnen Metallverbindunge op béide Säiten vum Substrat fabrizéiert ginn fir den Zweck vun der Hafenverdeelung oder der Verbindung tëscht Packagen z'erreechen. Dofir gëtt den RDL-Prozess wäit a Fan-in-Fan-Out oder 2.5D/3D Verpackungssystemer benotzt.
Am Prozess fir dräi-zweedimensional Geräter ze bauen, gëtt den RDL-Prozess normalerweis benotzt fir TSV mateneen ze verbannen fir eng Vielfalt vun dreidimensionalen Apparatstrukturen ze realiséieren.
Et ginn de Moment zwee Mainstream RDL Prozesser. Déi éischt baséiert op photosensitive Polymer a kombinéiert mat Koffer electroplating an Ätz Prozesser; déi aner gëtt duerch Cu Damaskus Prozess kombinéiert mat PECVD a chemesch mechanesch poléieren (CMP) Prozess ëmgesat.
Déi folgend wäerten d'Mainstream Prozessweeër vun dësen zwee RDLs respektiv virstellen.
Den RDL-Prozess baséiert op fotosensiblen Polymer gëtt an der Figur hei uewen gewisen.
Als éischt gëtt eng Schicht vu PI- oder BCB-Leim op der Uewerfläch vum Wafer duerch Rotatioun beschichtet, an no der Heizung an Aushärtung gëtt e Photolithographieprozess benotzt fir Lächer an der gewënschter Positioun opzemaachen, an dann gëtt Ätz gemaach. Als nächstes, nodeems de Photoresist ofgeschaaft gouf, ginn Ti a Cu op der Wafer duerch e physikaleschen Dampdepositiounsprozess (PVD) als Barrièreschicht an eng Somschicht gesputtert. Als nächst gëtt déi éischt Schicht vun RDL op der exponéierter Ti / Cu Schicht hiergestallt andeems d'Fotolithographie an d'elektronesch Cu Prozesser kombinéiert ginn, an da gëtt de Photoresist ewechgeholl an d'iwwerschësseg Ti a Cu ginn ewech geätzt. Widderhuelen déi uewe genannte Schrëtt fir eng Multi-Layer RDL Struktur ze bilden. Dës Method ass am Moment méi wäit an der Industrie benotzt.
Eng aner Method fir d'Produktioun vun RDL baséiert haaptsächlech op de Cu Damaskus Prozess, deen PECVD a CMP Prozesser kombinéiert.
Den Ënnerscheed tëscht dëser Method an dem RDL Prozess baséiert op fotosensiblen Polymer ass datt am éischte Schrëtt vun der Fabrikatioun vun all Schicht PECVD benotzt gëtt fir SiO2 oder Si3N4 als Isoléierschicht ze deposéieren, an dann gëtt eng Fënster op der Isoléierschicht duerch Photolithographie geformt an reaktiv Ion Ässung, an Ti / Cu Barrière / Som Schicht an Dirigent Kupfer sinn sputtered respektiv, an dann ass d'Leeder Schicht dënn un der erfuerderlech Dicke vum CMP-Prozess, dat heescht, eng Schicht vun RDL oder duerch Lachschicht gëtt geformt.
Déi folgend Figur ass e schemateschen Diagramm a Foto vum Querschnitt vun engem Multi-Layer RDL gebaut op Basis vum Cu Damaskus Prozess. Et kann beobachtet ginn datt TSV fir d'éischt mat der Lachschicht V01 ugeschloss ass, an dann vun ënnen no uewen an der Uerdnung vun RDL1, duerch Lachschicht V12 an RDL2 gestapelt ass.
All Schicht vun RDL oder duerch Lach Schicht gëtt an der Rei no der uewe genannter Method hiergestallt.Zënter datt den RDL-Prozess d'Benotzung vum CMP-Prozess erfuerdert, sinn hir Fabrikatiounskäschte méi héich wéi déi vum RDL-Prozess baséiert op fotosensiblen Polymer, sou datt seng Uwendung relativ niddereg ass.
5. IPD Prozess Technologie
Fir d'Fabrikatioun vun dreidimensionalen Geräter, nieft der direkter On-Chip Integratioun op MMIC, gëtt den IPD-Prozess en anere méi flexibelen technesche Wee.
Integréiert passiv Geräter, och bekannt als IPD-Prozess, integréieren all Kombinatioun vu passiven Apparater inklusiv On-Chip-Induktoren, Kondensatoren, Widderstänn, Balun-Konverter, etc. flexibel no Design Ufuerderunge genannt ginn.
Zënter datt am IPD-Prozess passiv Geräter hiergestallt ginn an direkt um Transfermaart integréiert sinn, ass säi Prozessfloss méi einfach a manner deier wéi On-Chip Integratioun vun ICs, a kann am Viraus als passiv Apparatbibliothéik masseproduzéiert ginn.
Fir TSV dreidimensional passiv Apparat Fabrikatioun, IPD kann effektiv d'Käschte Belaaschtung vun dräi-zweedimensional Verpakung Prozesser dorënner TSV an RDL kompenséieren.
Zousätzlech zu Käschtevirdeeler ass en anere Virdeel vun IPD seng héich Flexibilitéit. Ee vun de Flexibilitéit vun IPD gëtt an de verschiddenen Integratiounsmethoden reflektéiert, wéi an der Figur hei drënner. Zousätzlech zu den zwou Basismethoden fir IPD direkt an de Package Substrat z'integréieren duerch de Flip-Chip Prozess wéi an der Figur (a) oder de Bindungsprozess wéi an der Figur (b) gewisen, kann eng aner Schicht vun IPD op enger Schicht integréiert ginn vun IPD wéi an Figuren gewisen (c) - (e) fir eng erreechen eng breet Palette vun passiv Apparat Kombinatioune.
Zur selwechter Zäit, wéi an der Figur (f) gewisen, kann d'IPD weider als Adapterplat benotzt ginn fir den integréierten Chip direkt drop ze begruewen fir direkt en High-Density Verpackungssystem ze bauen.
Wann Dir IPD benotzt fir dreidimensional passiv Geräter ze bauen, kënnen TSV Prozess an RDL Prozess och benotzt ginn. De Prozessfloss ass am Fong d'selwecht wéi déi uewe genannten On-Chip Integratiounsveraarbechtungsmethod, a gëtt net widderholl; den Ënnerscheed ass, datt zanter den Objet vun Integratioun vun Chip ze adapter Verwaltungsrot geännert, et net néideg ass den Impakt vun der dräi-zweedimensional Verpakung Prozess op d'aktiv Beräich an interconnection Layer ze betruecht. Dëst féiert weider zu enger anerer Schlësselflexibilitéit vun IPD: eng Vielfalt vu Substratmaterialien kënne flexibel ausgewielt ginn no den Designfuerderunge vu passiven Apparater.
D'Substratmaterialien, déi fir IPD verfügbar sinn, sinn net nëmmen allgemeng Halbleiter-Substratmaterialien wéi Si a GaN, awer och Al2O3 Keramik, Low-Temperatur / Héich-Temperatur co-fired Keramik, Glas Substrate, etc.. Dës Fonktioun erweidert effektiv d'Design Flexibilitéit vun passiv Apparater integréiert vun IPD.
Zum Beispill kann déi dreidimensional passiv Induktorstruktur integréiert vun IPD e Glassubstrat benotze fir d'Performance vum Induktor effektiv ze verbesseren. Am Géigesaz zum Konzept vun TSV sinn d'Duerchlächer, déi um Glassubstrat gemaach goufen, och duerch Glas Vias (TGV) genannt. D'Foto vum dreidimensionalen Induktor fabrizéiert baséiert op IPD an TGV Prozesser gëtt an der Figur hei ënnen gewisen. Well d'Resistivitéit vum Glassubstrat vill méi héich ass wéi déi vu konventionellen Hallefleitmaterialien wéi Si, huet den TGV dreidimensionalen Induktor besser Isolatiounseigenschaften, an den Aféierungsverloscht verursaacht duerch de Substrat parasitären Effekt bei héijer Frequenzen ass vill méi kleng wéi dee vun der konventionell TSV dräi-zweedimensional inductor.
Op der anerer Säit kënnen Metall-Isolator-Metall (MIM) Kondensatoren och op dem Glassubstrat IPD duerch en dënnem Filmdepositiounsprozess fabrizéiert ginn, a mat dem TGV dreidimensionalen Induktor verbonne sinn fir eng dreidimensional passiv Filterstruktur ze bilden. Dofir huet den IPD Prozess breet Applikatiounspotenzial fir d'Entwécklung vun neien dreidimensionalen passiven Apparater.
Post Zäit: Nov-12-2024