P-Typ SiC Substrat Wafer

Kuerz Beschreiwung:

Semicera's P-Typ SiC Substrat Wafer ass konstruéiert fir super elektronesch an optoelektronesch Uwendungen. Dës Wafere bidden aussergewéinlech Konduktivitéit an thermesch Stabilitéit, sou datt se ideal sinn fir High-Performance-Geräter. Mat Semicera, erwaart Präzisioun an Zouverlässegkeet an Äre P-Typ SiC Substratwafers.


Produit Detailer

Produit Tags

Semicera's P-Typ SiC Substrat Wafer ass e Schlësselkomponent fir fortgeschratt elektronesch an optoelektronesch Geräter z'entwéckelen. Dës Wafere si speziell entwéckelt fir eng verstäerkte Leeschtung an Héichkraaft- an Héichtemperaturëmfeld ze bidden, déi wuessend Nofro fir effizient an haltbar Komponenten ënnerstëtzen.

D'P-Typ Doping an eise SiC Wafere suergt fir eng verbessert elektresch Konduktivitéit an d'Mobilitéit vum Ladentransporter. Dëst mécht se besonnesch gëeegent fir Uwendungen an der Kraaftelektronik, LEDs, a Photovoltaikzellen, wou niddereg Kraaftverloscht an héich Effizienz kritesch sinn.

Hiergestallt mat den héchste Standarde vu Präzisioun a Qualitéit, Semicera's P-Typ SiC Wafere bidden exzellent Uewerflächeuniformitéit a minimale Defektraten. Dës Charakteristike si vital fir Industrien wou Konsistenz an Zouverlässegkeet wesentlech sinn, sou wéi Raumfaart, Automobil an erneierbar Energiesektoren.

Dem Semicera säin Engagement fir Innovatioun an Exzellenz ass evident an eisem P-Typ SiC Substrate Wafer. Andeems Dir dës Waferen an Äre Produktiounsprozess integréiert, suergt Dir datt Är Apparater vun den aussergewéinlechen thermeschen an elektresche Properties vu SiC profitéieren, wat hinnen erlaabt effektiv ënner Erausfuerderungsbedéngungen ze bedreiwen.

Investéieren an Semicera's P-Typ SiC Substrate Wafer heescht e Produkt ze wielen dat modernste Materialwëssenschaft mat virsiichteg Ingenieur kombinéiert. Semicera ass gewidmet fir déi nächst Generatioun vun elektroneschen an optoelektroneschen Technologien z'ënnerstëtzen, déi wesentlech Komponenten ubidden fir Ären Erfolleg an der Hallefleitindustrie.

Artikelen

Produktioun

Fuerschung

Dummy

Crystal Parameteren

Polytyp

4H

Uewerfläch Orientéierung Feeler

<11-20 >4±0,15°

Elektresch Parameteren

Dopant

n-Typ Stickstoff

Resistivitéit

0,015-0,025 Ohm·cm

Mechanesch Parameteren

Duerchmiesser

150,0 ± 0,2 mm

Dicke

350 ± 25 μm

Primär flaach Orientéierung

[1-100] ± 5°

Primär flaach Längt

47,5 ± 1,5 mm

Secondaire Appartement

Keen

TTV

≤5 μm

≤10 μm

≤15 μm

LTV

≤3 μm (5mm*5mm)

≤5 μm (5mm*5mm)

≤10 μm (5mm*5mm)

Béi

-15μm ~ 15μm

-35μm ~ 35μm

-45μm ~ 45μm

Warp

≤35 μm

≤45 μm

≤55 μm

Front (Si-Face) Rauhegkeet (AFM)

Ra≤0.2nm (5μm*5μm)

Struktur

Mikropipe Dicht

<1 e/cm2

<10 e/cm2

<15 e/cm2

Metal Gëftstoffer

≤5E10 Atom/cm2

NA

BPD

≤1500 ea/cm2

≤3000 ea/cm2

NA

TSD

≤500 ea/cm2

≤1000 ea/cm2

NA

Front Qualitéit

Front

Si

Surface Finish

Si-Gesiicht CMP

Partikel

≤60ea/wafer (Gréisst≥0.3μm)

NA

Kratzer

≤5 ea/mm. Kumulativ Längt ≤ Duerchmiesser

Kumulativ Längt≤2*Duerchmiesser

NA

Orangeschielen / Pits / Flecken / Sträifen / Rëss / Kontaminatioun

Keen

NA

Kantchips / Abriecher / Fraktur / Hexplacke

Keen

Polytype Beräicher

Keen

Kumulative Beräich ≤20%

Kumulativ Beräich ≤30%

Front Laser Marquage

Keen

Zréck Qualitéit

Back Finish

C-Gesiicht CMP

Kratzer

≤5ea/mm, Kumulativ Längt≤2*Duerchmiesser

NA

Réckdefekter (Randchips/Abrécken)

Keen

Réck roughness

Ra≤0.2nm (5μm*5μm)

Réck Laser Marquage

1 mm (vun uewen Rand)

Rand

Rand

Chamfer

Verpakung

Verpakung

Epi-ready mat Vakuum Verpackung

Multi-Wafer Kassett Verpakung

* Notizen: "NA" heescht keng Ufro Artikelen déi net ernimmt kënne bezéie sech op SEMI-STD.

tech_1_2_Gréisst
SiC wafers

  • virdrun:
  • Nächste: