Silicon Nitrid Keramik Substrat

Kuerz Beschreiwung:

Semicera's Silicon Nitride Keramik Substrat bitt aussergewéinlech thermesch Konduktivitéit an héich mechanesch Kraaft fir erfuerderlech elektronesch Uwendungen. Entworf fir Zouverlässegkeet an Effizienz, dës Substrater sinn ideal fir héich-Muecht an héich-Frequenz Apparater. Vertrau Semicera fir super Leeschtung an Keramik Substrat Technologie.


Produit Detailer

Produit Tags

Semicera's Silicon Nitride Keramik Substrat representéiert den Héichpunkt vun der fortgeschratt Materialtechnologie, déi aussergewéinlech thermesch Konduktivitéit a robust mechanesch Eegeschafte ubitt. Entworf fir High-Performance Uwendungen, dëst Substrat exceléiert an Ëmfeld déi zouverlässeg thermesch Gestioun a strukturell Integritéit erfuerderen.

Eis Silicon Nitride Keramik Substrate sinn entwéckelt fir extrem Temperaturen an haarde Konditiounen ze widderstoen, sou datt se ideal sinn fir High-Power an High-Frequenz elektronesch Geräter. Hir super thermesch Konduktivitéit garantéiert effizient Wärmevergëftung, wat entscheedend ass fir d'Performance an d'Längegkeet vun elektronesche Komponenten z'erhalen.

Dem Semicera säin Engagement fir Qualitéit ass evident an all Silicon Nitride Keramik Substrat dee mir produzéieren. All Substrat gëtt mat modernste Prozesser hiergestallt fir konsequent Leeschtung a minimale Mängel ze garantéieren. Dësen héije Präzisiounsniveau ënnerstëtzt déi streng Ufuerderunge vun Industrien wéi Automobil, Raumfaart an Telekommunikatioun.

Zousätzlech zu hiren thermeschen a mechanesche Virdeeler bidden eis Substrate exzellent elektresch Isolatiounseigenschaften, déi zu der allgemenger Zouverlässegkeet vun Ären elektroneschen Apparater bäidroen. Duerch d'Reduktioun vun elektresche Stéierungen an d'Verbesserung vun der Komponentstabilitéit, spillen Semicera's Silicon Nitride Keramik Substrate eng entscheedend Roll bei der Optimiséierung vun der Geräterleistung.

D'Wiel vum Semicera's Silicon Nitride Keramik Substrat heescht investéieren an e Produkt dat souwuel héich Leeschtung an Haltbarkeet liwwert. Eis Substrate sinn konstruéiert fir d'Bedierfnesser vun fortgeschratt elektroneschen Uwendungen z'erreechen, fir datt Är Apparater vun der moderner Materialtechnologie an aussergewéinlecher Zouverlässegkeet profitéieren.

Artikelen

Produktioun

Fuerschung

Dummy

Crystal Parameteren

Polytyp

4H

Uewerfläch Orientéierung Feeler

<11-20 >4±0,15°

Elektresch Parameteren

Dopant

n-Typ Stickstoff

Resistivitéit

0,015-0,025 Ohm·cm

Mechanesch Parameteren

Duerchmiesser

150,0 ± 0,2 mm

Dicke

350 ± 25 μm

Primär flaach Orientéierung

[1-100] ± 5°

Primär flaach Längt

47,5 ± 1,5 mm

Secondaire Appartement

Keen

TTV

≤5 μm

≤10 μm

≤15 μm

LTV

≤3 μm (5mm*5mm)

≤5 μm (5mm*5mm)

≤10 μm (5mm*5mm)

Béi

-15μm ~ 15μm

-35μm ~ 35μm

-45μm ~ 45μm

Warp

≤35 μm

≤45 μm

≤55 μm

Front (Si-Face) Rauhegkeet (AFM)

Ra≤0.2nm (5μm*5μm)

Struktur

Mikropipe Dicht

<1 e/cm2

<10 e/cm2

<15 e/cm2

Metal Gëftstoffer

≤5E10 Atom/cm2

NA

BPD

≤1500 ea/cm2

≤3000 ea/cm2

NA

TSD

≤500 ea/cm2

≤1000 ea/cm2

NA

Front Qualitéit

Front

Si

Surface Finish

Si-Gesiicht CMP

Partikel

≤60ea/wafer (Gréisst≥0.3μm)

NA

Kratzer

≤5 ea/mm. Kumulativ Längt ≤ Duerchmiesser

Kumulativ Längt≤2*Duerchmiesser

NA

Orangeschielen / Pits / Flecken / Sträifen / Rëss / Kontaminatioun

Keen

NA

Kantchips / Abriecher / Fraktur / Hexplacke

Keen

Polytype Beräicher

Keen

Kumulative Beräich ≤20%

Kumulativ Beräich ≤30%

Front Laser Marquage

Keen

Zréck Qualitéit

Back Finish

C-Gesiicht CMP

Kratzer

≤5ea/mm, Kumulativ Längt≤2*Duerchmiesser

NA

Réckdefekter (Randchips/Abrécken)

Keen

Réck roughness

Ra≤0.2nm (5μm*5μm)

Réck Laser Marquage

1 mm (vun uewen Rand)

Rand

Rand

Chamfer

Verpakung

Verpakung

Epi-ready mat Vakuum Verpackung

Multi-Wafer Kassett Verpakung

* Notizen: "NA" heescht keng Ufro Artikelen déi net ernimmt kënne bezéie sech op SEMI-STD.

tech_1_2_Gréisst
SiC wafers

  • virdrun:
  • Nächste: