Silicon op Isolator Wafers

Kuerz Beschreiwung:

Semicera's Silicon-on-Insulator Wafers bidden héich performant Léisunge fir fortgeschratt Hallefleitapplikatiounen. Ideal gëeegent fir MEMS, Sensoren, a Mikroelektronik, dës Wafere bidden exzellent elektresch Isolatioun a geréng parasitär Kapazitéit. Semicera garantéiert Präzisioun Fabrikatioun, liwwert konsequent Qualitéit fir eng Rei vun innovativen Technologien. Mir freeën eis Äre laangfristeg Partner a China ze sinn.


Produit Detailer

Produit Tags

Silicon op Isolator Wafersvun Semicera sinn entworf der wuessender Nofro fir héich-Performance semiconductor Léisungen ze treffen. Eis SOI Wafere bidden eng super elektresch Leeschtung a reduzéiert parasitär Geräter Kapazitéit, sou datt se ideal fir fortgeschratt Uwendungen wéi MEMS Apparater, Sensoren an integréiert Circuits. Semicera seng Expertise an der Waferproduktioun garantéiert datt jiddereeSOI waferstellt zouverlässeg, héichwäerteg Resultater fir Är nächst Generatioun Technologie Besoinen.

EisSilicon op Isolator Wafersbidden en optimalen Gläichgewiicht tëscht Käschten-Effizienz a Leeschtung. Mat soi Wafer Käschten ëmmer méi kompetitiv ginn, ginn dës Wafere wäit an enger Rei vun Industrien benotzt, dorënner Mikroelektronik an Optoelektronik. Semicera's héich Präzisiounsproduktiounsprozess garantéiert eng super Waferbindung an Uniformitéit, sou datt se gëeegent sinn fir eng Vielfalt vun Uwendungen, vu Kavitéit SOI Wafere bis Standard Silicium Wafers.

Schlëssel Features:

Héichqualitativ SOI Wafere optimiséiert fir Leeschtung an MEMS an aner Uwendungen.

Kompetitiv Soi Wafer Käschte fir Geschäfter déi fortgeschratt Léisunge sichen ouni Qualitéit ze kompromittéieren.

Ideal fir opzedeelen Technologien, bitt verbessert elektresch Isolatioun an Effizienz am Silizium op Isolatorsystemer.

EisSilicon op Isolator Waferssi konstruéiert fir High-Performance-Léisungen ze bidden, déi nächst Welle vun Innovatioun an der Hallefleittechnologie ënnerstëtzen. Egal ob Dir um Kavitéit schafftSOI wafers, MEMS-Geräter oder Silizium op Isolatorkomponenten, Semicera liwwert Waferen déi den héchste Standarden an der Industrie entspriechen.

Artikelen

Produktioun

Fuerschung

Dummy

Crystal Parameteren

Polytyp

4H

Uewerfläch Orientéierung Feeler

<11-20 >4±0,15°

Elektresch Parameteren

Dopant

n-Typ Stickstoff

Resistivitéit

0,015-0,025 Ohm·cm

Mechanesch Parameteren

Duerchmiesser

150,0 ± 0,2 mm

Dicke

350 ± 25 μm

Primär flaach Orientéierung

[1-100] ± 5°

Primär flaach Längt

47,5 ± 1,5 mm

Secondaire Appartement

Keen

TTV

≤5 μm

≤10 μm

≤15 μm

LTV

≤3 μm (5mm*5mm)

≤5 μm (5mm*5mm)

≤10 μm (5mm*5mm)

Boun

-15μm ~ 15μm

-35μm ~ 35μm

-45μm ~ 45μm

Warp

≤35 μm

≤45 μm

≤55 μm

Front (Si-Face) Rauhegkeet (AFM)

Ra≤0.2nm (5μm*5μm)

Struktur

Mikropipe Dicht

<1 e/cm2

<10 e/cm2

<15 e/cm2

Metal Gëftstoffer

≤5E10 Atom/cm2

NA

BPD

≤1500 ea/cm2

≤3000 ea/cm2

NA

TSD

≤500 ea/cm2

≤1000 ea/cm2

NA

Front Qualitéit

Front

Si

Surface Finish

Si-Gesiicht CMP

Partikel

≤60ea/wafer (Gréisst≥0.3μm)

NA

Kratzer

≤5 ea/mm. Kumulativ Längt ≤ Duerchmiesser

Kumulativ Längt≤2*Duerchmiesser

NA

Orangeschielen / Pits / Flecken / Sträifen / Rëss / Kontaminatioun

Keen

NA

Kantchips / Abriecher / Fraktur / Hexplacke

Keen

Polytype Beräicher

Keen

Kumulative Beräich ≤20%

Kumulativ Beräich ≤30%

Front Laser Marquage

Keen

Zréck Qualitéit

Back Finish

C-Gesiicht CMP

Kratzer

≤5ea/mm, Kumulativ Längt≤2*Duerchmiesser

NA

Réckdefekter (Randchips/Abrécken)

Keen

Réck roughness

Ra≤0.2nm (5μm*5μm)

Réck Laser Marquage

1 mm (vun uewen Rand)

Rand

Rand

Chamfer

Verpakung

Verpakung

Epi-prett mat Vakuumverpackung

Multi-Wafer Kassett Verpakung

* Notizen: "NA" heescht keng Ufro Artikelen déi net ernimmt kënne bezéie sech op SEMI-STD.

tech_1_2_Gréisst
SiC wafers

  • virdrun:
  • Nächste: