SiN Keramik Plain Substrate

Kuerz Beschreiwung:

Semicera's SiN Keramik Plain Substrate liwweren aussergewéinlech thermesch a mechanesch Leeschtung fir héich Nofro Uwendungen. Entworf fir super Haltbarkeet an Zouverlässegkeet, dës Substrater sinn ideal fir fortgeschratt elektronesch Apparater. Wielt Semicera fir qualitativ héichwäerteg SiN Keramikléisungen op Är Bedierfnesser ugepasst.


Produit Detailer

Produit Tags

Semicera's SiN Keramik Plain Substrate bidden eng héich performant Léisung fir eng Vielfalt vun elektroneschen an industriellen Uwendungen. Bekannt fir hir exzellent thermesch Konduktivitéit a mechanesch Kraaft, garantéieren dës Substrate zouverlässeg Operatioun an usprochsvollen Ëmfeld.

Eis SiN (Silicon Nitride) Keramik ass entwéckelt fir extrem Temperaturen an héich Stressbedéngungen ze handhaben, sou datt se gëeegent sinn fir High-Power Elektronik a fortgeschratt Hallefleitgeräter. Hir Haltbarkeet a Resistenz géint thermesch Schock maachen se ideal fir ze benotzen an Uwendungen wou Zouverlässegkeet an Leeschtung kritesch sinn.

Semicera d'Präzisioun Fabrikatioun Prozesser suergen, datt all Einfache Substrat rigoréis Qualitéitsnormen meets. Dëst resultéiert zu Substrate mat konsequent Dicke an Uewerflächequalitéit, déi essentiell sinn fir eng optimal Leeschtung an elektronesche Versammlungen a Systemer z'erreechen.

Zousätzlech zu hiren thermeschen a mechanesche Virdeeler, SiN Keramik Plain Substrate bidden exzellent elektresch Isolatiounseigenschaften. Dëst garantéiert minimal elektresch Stéierungen a dréit zur Gesamtstabilitéit an Effizienz vun elektronesche Komponenten bäi, fir hir operationell Liewensdauer ze verbesseren.

Andeems Dir Semicera's SiN Keramik Plain Substraten auswielt, wielt Dir e Produkt dat fortgeschratt Materialwëssenschaft mat Top-Notch Fabrikatioun kombinéiert. Eist Engagement fir Qualitéit an Innovatioun garantéiert datt Dir Substrate kritt déi den héchste Industrienormen entspriechen an den Erfolleg vun Äre fortgeschratt Technologieprojeten ënnerstëtzen.

Artikelen

Produktioun

Fuerschung

Dummy

Crystal Parameteren

Polytyp

4H

Uewerfläch Orientéierung Feeler

<11-20 >4±0,15°

Elektresch Parameteren

Dopant

n-Typ Stickstoff

Resistivitéit

0,015-0,025 Ohm·cm

Mechanesch Parameteren

Duerchmiesser

150,0 ± 0,2 mm

Dicke

350 ± 25 μm

Primär flaach Orientéierung

[1-100] ± 5°

Primär flaach Längt

47,5 ± 1,5 mm

Secondaire Appartement

Keen

TTV

≤5 μm

≤10 μm

≤15 μm

LTV

≤3 μm (5mm*5mm)

≤5 μm (5mm*5mm)

≤10 μm (5mm*5mm)

Béi

-15μm ~ 15μm

-35μm ~ 35μm

-45μm ~ 45μm

Warp

≤35 μm

≤45 μm

≤55 μm

Front (Si-Face) Rauhegkeet (AFM)

Ra≤0.2nm (5μm*5μm)

Struktur

Mikropipe Dicht

<1 e/cm2

<10 e/cm2

<15 e/cm2

Metal Gëftstoffer

≤5E10 Atom/cm2

NA

BPD

≤1500 ea/cm2

≤3000 ea/cm2

NA

TSD

≤500 ea/cm2

≤1000 ea/cm2

NA

Front Qualitéit

Front

Si

Surface Finish

Si-Gesiicht CMP

Partikel

≤60ea/wafer (Gréisst≥0.3μm)

NA

Kratzer

≤5 ea/mm. Kumulativ Längt ≤ Duerchmiesser

Kumulativ Längt≤2*Duerchmiesser

NA

Orangeschielen / Pits / Flecken / Sträifen / Rëss / Kontaminatioun

Keen

NA

Kantchips / Abriecher / Fraktur / Hexplacke

Keen

Polytype Beräicher

Keen

Kumulative Beräich ≤20%

Kumulativ Beräich ≤30%

Front Laser Marquage

Keen

Zréck Qualitéit

Back Finish

C-Gesiicht CMP

Kratzer

≤5ea/mm, Kumulativ Längt≤2*Duerchmiesser

NA

Réckdefekter (Randchips/Abrécken)

Keen

Réck roughness

Ra≤0.2nm (5μm*5μm)

Réck Laser Marquage

1 mm (vun uewen Rand)

Rand

Rand

Chamfer

Verpakung

Verpakung

Epi-ready mat Vakuum Verpackung

Multi-Wafer Kassett Verpakung

* Notizen: "NA" heescht keng Ufro Artikelen déi net ernimmt kënne bezéie sech op SEMI-STD.

tech_1_2_Gréisst
SiC wafers

  • virdrun:
  • Nächste: