3C-SiC Wafer Substrat

Kuerz Beschreiwung:

Semicera 3C-SiC Wafer Substrate bidden eng super thermesch Konduktivitéit an eng héich elektresch Decomptespannung, ideal fir elektronesch an héichfrequenz Geräter. Dës Substrate si präzis konstruéiert fir optimal Leeschtung an haarden Ëmfeld, fir Zouverlässegkeet an Effizienz ze garantéieren. Wielt Semicera fir innovativ an fortgeschratt Léisungen.


Produit Detailer

Produit Tags

Semicera 3C-SiC Wafer Substrate sinn konstruéiert fir eng robust Plattform fir d'nächst Generatioun Kraaftelektronik an Héichfrequenz Geräter ze bidden. Mat superieure thermesche Eegeschaften an elektresche Charakteristiken sinn dës Substrate entwéckelt fir déi usprochsvoll Ufuerderunge vun der moderner Technologie ze treffen.

D'3C-SiC (Cubic Silicon Carbide) Struktur vu Semicera Wafer Substraten bitt eenzegaarteg Virdeeler, dorënner méi héich thermesch Konduktivitéit an e méi nidderegen thermesche Expansiounskoeffizient am Verglach mat anere Hallefleitmaterialien. Dëst mécht se eng exzellent Wiel fir Geräter déi ënner extremen Temperaturen an héijer Kraaftbedéngungen funktionnéieren.

Mat enger héijer elektrescher Decomptespannung a superieure chemescher Stabilitéit, Semicera 3C-SiC Wafer Substrate garantéieren eng laang dauerhaft Leeschtung an Zouverlässegkeet. Dës Eegeschafte si kritesch fir Uwendungen wéi Héichfrequenz Radar, Solid-State Beliichtung, a Kraaft Inverter, wou Effizienz an Haltbarkeet wichteg sinn.

Dem Semicera säin Engagement fir Qualitéit gëtt am virsiichtege Fabrikatiounsprozess vun hiren 3C-SiC Wafer Substraten reflektéiert, fir Uniformitéit a Konsistenz iwwer all Batch ze garantéieren. Dës Präzisioun dréit zur Gesamtleeschtung an der Liewensdauer vun den elektroneschen Apparater bäi, déi drop gebaut sinn.

Andeems Dir Semicera 3C-SiC Wafer Substrate wielt, kréien d'Fabrikanten Zougang zu engem modernste Material dat d'Entwécklung vu méi kleng, méi séier a méi effizient elektronesch Komponenten erméiglecht. Semicera ënnerstëtzen weider technologesch Innovatioun andeems se zouverlässeg Léisungen ubidden, déi den evoluéierende Fuerderunge vun der Hallefleitindustrie entspriechen.

Artikelen

Produktioun

Fuerschung

Dummy

Crystal Parameteren

Polytyp

4H

Uewerfläch Orientéierung Feeler

<11-20 >4±0,15°

Elektresch Parameteren

Dopant

n-Typ Stickstoff

Resistivitéit

0,015-0,025 Ohm·cm

Mechanesch Parameteren

Duerchmiesser

150,0 ± 0,2 mm

Dicke

350 ± 25 μm

Primär flaach Orientéierung

[1-100] ± 5°

Primär flaach Längt

47,5 ± 1,5 mm

Secondaire Appartement

Keen

TTV

≤5 μm

≤10 μm

≤15 μm

LTV

≤3 μm (5mm*5mm)

≤5 μm (5mm*5mm)

≤10 μm (5mm*5mm)

Boun

-15μm ~ 15μm

-35μm ~ 35μm

-45μm ~ 45μm

Warp

≤35 μm

≤45 μm

≤55 μm

Front (Si-Face) Rauhegkeet (AFM)

Ra≤0.2nm (5μm*5μm)

Struktur

Mikropipe Dicht

<1 e/cm2

<10 e/cm2

<15 e/cm2

Metal Gëftstoffer

≤5E10 Atom/cm2

NA

BPD

≤1500 ea/cm2

≤3000 ea/cm2

NA

TSD

≤500 ea/cm2

≤1000 ea/cm2

NA

Front Qualitéit

Front

Si

Surface Finish

Si-Gesiicht CMP

Partikel

≤60ea/wafer (Gréisst≥0.3μm)

NA

Kratzer

≤5 ea/mm. Kumulativ Längt ≤ Duerchmiesser

Kumulativ Längt≤2*Duerchmiesser

NA

Orangeschielen / Pits / Flecken / Sträifen / Rëss / Kontaminatioun

Keen

NA

Kantchips / Abriecher / Fraktur / Hexplacke

Keen

Polytype Beräicher

Keen

Kumulative Beräich ≤20%

Kumulativ Beräich ≤30%

Front Laser Marquage

Keen

Zréck Qualitéit

Back Finish

C-Gesiicht CMP

Kratzer

≤5ea/mm, Kumulativ Längt≤2*Duerchmiesser

NA

Réckdefekter (Randchips/Abrécken)

Keen

Réck roughness

Ra≤0.2nm (5μm*5μm)

Réck Laser Marquage

1 mm (vun uewen Rand)

Rand

Rand

Chamfer

Verpakung

Verpakung

Epi-prett mat Vakuumverpackung

Multi-Wafer Kassett Verpakung

* Notizen: "NA" heescht keng Ufro Artikelen déi net ernimmt kënne bezéie sech op SEMI-STD.

tech_1_2_Gréisst
SiC wafers

  • virdrun:
  • Nächste: